电源技术网|技术阅读
登录|注册

您现在的位置是:电源技术网 > 资源下载 > VHDL/FPGA/Verilog > 由verilog编写的乘法器

由verilog编写的乘法器

  • 资源大小:4 K
  • 上传时间: 2023-10-23
  • 上传用户:0xff0xeafa
  • 资源积分:2 下载积分
  • 标      签: verilog 编写 乘法器

资 源 简 介

由verilog编写的乘法器,通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。

相 关 资 源