电源技术网|技术阅读
登录|注册

您现在的位置是:电源技术网 > 资源下载 > VHDL/FPGA/Verilog > 实现一位加法器的设计

实现一位加法器的设计

  • 资源大小:40 K
  • 上传时间: 2023-10-13
  • 上传用户:kunger
  • 资源积分:2 下载积分
  • 标      签: 加法器

资 源 简 介

实现一位加法器的设计,假设输入参数为A,B,则输出为A,B的和

相 关 资 源