电源技术网|技术阅读
登录|注册

您现在的位置是：电源技术网 > 资源下载 > VHDL/FPGA/Verilog > Verilog hdl语言 常用乘法器设计

Verilog hdl语言 常用乘法器设计

  • 资源大小：3 K
  • 上传时间： 2023-09-29
  • 上传用户：dihao
  • 资源积分：2 下载积分
  • 标      签： Verilog hdl 语言 乘法器设计

资 源 简 介

Verilog hdl语言 常用乘法器设计，可使用modelsim进行仿真

相 关 资 源